JV53112每通道均有独立16-bit ADC，信号可差分输入，满量程范围为±0.01V、± 0.02V、±0.05V、±0.1V、±0.2V、±0.5V、±1V、±2.0V、±5.0V、±10.0V，每通道量程档可独立设置。加选件可实现差分输入，单端输入通过将差分负端接地实现。板上的存储空间可级联使用，即若8个通道同时采样时，每通道存储深度为512kSa；若4个通道采样，通过软件设置可使每通道存储深度变为1MSa；若2个通道采样，通过软件设置可使每通道存储深度变为2MSa；若1个通道采样，通过软件设置可使通道存储深度达到4MSa。每次采样时可根据需要以1K为单位在1K到zui大存储深度之间任意设置。

JV53112zui高每通道采样率均为100kSPS。使用内部时钟zui低时钟为10Hz，而使用外时钟(前面板输入)时无zui低采样率限制。

JV53112具有丰富的触发方式，由如下触发信号的任何AND或OR组合启动采样：

l         外触发(从前面板输入)

l         通道电平触发

l         自动触发(软件触发)

l         VXI TTLTRGn线(8线选1)

JV53112可被编程驱动任何VXI TTLTRGn线，这可使多个JV53112或与其他模块同步触发，并可实现复杂的事件触发方式，同时JV53112具有延时触发和预触发功能。